在ISE下创建Verilog Test Fixture其实就是写测试激励文件（TestBench），没区别。Add stimulus这部分是测试激励文件的核心，需要向被测试模块中所涉及的逻辑提供全面的测试激励，以全面验证逻辑设计的正确性。大致意思如此，一两句说不明白，楼主可查阅相关例程、多实践即可体会之。
