vhdl,时钟输入8位,要求输出时高四位和低4位呼唤,比如12345678变成56781234

用VHDL写一个程序!!
2024年11月17日 14:46
有1个网友回答
网友(1):

模块(输入 时钟,复位,
输入 八位数据,
输出 寄存 八位输出数据
);
始终 ( 时钟上升沿)
开始
如果( 复位 )
八位输出数据等于零;
否则
开始
八位输出的高四位等于八位输入数据的低四位;
八位输出的低四位等于八位输入数据的高四位;
结束
结束
模块结束