clk=0;clk=1;clk=0;这是一个完整的CLK时钟周期，看图SCLK。延时并没有实际的意义，主要功能是让电平保持一段时间供识别的，一般微秒级的延时就够了。同步时钟信号，就是前面讲的clk=0;clk=1;clk=0;这样来实现的，只不过程序中是用的循环，8次循环，正好是可以传输8bit的数据。
如果你真的想学，就自己琢磨程序，看看12864的PDF，慢慢研究
