verilog中调用模块变量的类型

2024年11月29日 08:48
有1个网友回答
网友(1):

实例化时用wire类型,C3,C5只能用wire类型。这是规定
你在Test这个module里面实例化FADD,意思就是用 线把FADD的几个信号连起来,这种“线”的作用只是传递信号高低,所以不用reg