verilog模块中各个变量的类型怎么确定

2024年11月28日 11:35
有3个网友回答
网友(1):

输入端口:
从模块内部来宏链讲,输入端口必须为线网型;从模块外部来看,输入端口可以连接到线网或reg型李棚的变量。

输蔽扰孙出端口:
从模块内部来讲,输出端口可以是线网或reg型;从模块外部来看,输出端口必须连接到线网型的变量。

网友(2):

  简单点说吧,
  always @ (posedge clk )
  a <= a+1;
  always @ (a)
  b = a+1;
  assign c=b+1;
  第一种声明为reg a;
 岁掘 第二种声明为reg b;
  第三种声明为wire c;
  如果是用于例化了某个模块,那么这个例化模薯野块的输出,乎手核都是wire,常用的就这么几种

网友(3):

在过程语句进行赋值的为reg类型,之外的为wire类型,模块的类型physiky1104说得对