有关verilog的一个问题,求高手解答,本人菜鸟

2024年11月28日 09:31
有1个网友回答
网友(1):

reg signed[7:0] datain 只能表示-128到127之间的数据。。。所以你这个是错误的。。。后面相同,是因为产生的数据是正确的