关于Verilog HDL 入门的问题

2024年11月28日 02:51
有4个网友回答
网友(1):

你定的TOP文件名是Verilog1-test ,但是你的工程里面用的是counter。把counter改成
Verilog1-test,或者在你的工程里面把counter.v设置成TOP文件。

网友(2):

没有设置顶层文件,应该把counter设为顶层文件

网友(3):

你在创建工程的时候 工程名要和模块名相同

网友(4):

你把Verilog1-test改成counter试一下