FPGA程序执行问题

我来抛块砖引个玉~
说说我的理解~
FPGA和C语言什么的是不一样的，他的程序是HDL语言，即VHDL或者Verilog HDL，这些语言有个名字：硬件描述语言。既然是硬件描述，那就是说只是描述某种状态，要注意描述状态这些词汇，就是说他是搭建一个硬件的固定的系统，一旦用语言描述好了以后，这个系统就固定了。
首先FPGA有两种逻辑：组合逻辑和时序逻辑。
组合逻辑：描述一个状态，比如c：=a+b ，d：=c+‘1’那么在硬件电路上，这就是个固定的通道，c在任何时刻都等于a+b，而d在任何时刻都等于c+‘1’，也就是说，d在任何时刻都等于a+b+‘1’（如果不考虑门级延时的话），a、b值改变时，c、d的值会同时改变，而C语言里就不一样，如果是以上两个语句的话，在第一句之间和第二句之间若设断点，则a、b改变时，d不会立刻发生变化，只有在执行完第二句后，d才会发生变化。
时序逻辑：这个是写在进程process（对VHDL）或者always（对verilog）里面的，会一级一级的靠时钟来触发，在进程中的if-else分支语句，其实就是出发的条件
楼主追问的那个问题，调用模块，其实也是在程序中并行的，就是说模块被调用了，就相当于写在这个程序里的并行语句，调用它的模块是一起一直在运作，之所以用运作就是想说明这些模块没有先后顺序，他们都是用来描述你要实现的功能的，只是对硬件的描述，映射到硬件上就是一堆寄存器和与非门和线而已。用FPGA的时候要经常联想下硬件怎么实现的，这样就会明白所谓的“执行顺序”。其实严格来说，FPGA应该没有“执行顺序”这个词，他只是对硬件的一个描述而已。
举个例子，就像你设置一个物理的陷阱，你要实现的功能是，人推门，夹在门上的水桶掉落，然后再砸到跷跷板上，这个过程，你的设置就相当于硬件语言描述，人推门可以理解为时序逻辑，相当于需要触发条件的并行逻辑，你检测门是否被推开，和是否有重物砸向跷跷板是一直在进行的，只是在某一刻这些条件才被触发，所以在你看来好像是顺序执行的，但实际上是一直并行的。

说了这些，仅供参考。。

FPGA的代码最终编译成电路，不能理解为类似cpu跑指令那种串行运算。而电路你可以理解为，数据进入后，每个bit都对应有相应电路进行并行处理。

建议如下：
1、掌握必要的理论知识，如leshen750所说部分；
2、理清思路，在做C语言的时候你可以单纯当作程序来看，至于FPGA的程序，建议把它看做实际的数字电路就好理解了，比如说一个module你就可以看出一个实际的器件（实际就是电路模块），而对于if-else则是判断电路，所以其需要一步步判断，case的话则相当于选通电路。有了这些概率再加以modelsim、questsim等仿真软件你就好理解了。其实，设计数字电路都是写verilog代码。仅能表达这么多，重在理解！

一般来说，所有的process（VHDL是process，Verilog中为module）是同时执行的（时钟触发，非事件触发），在同一个process（module）内的执行顺序取决于所用的语句，如if-else分支肯定是顺序执行（有优先级），case则可以看着并发执行等。另外，硬件描述语言很多都是用状态机来描述的，对单个状态机而言，就是顺序执行了，需要注意的是，即便是在状态机中，同一个if或else中并列的语句其实也是并行执行。