例化。比如：模块1module A（input a,input b,output c）；assign c = a &b；endmodule模块2调用模块1：module（input d，input e，output f）；wire c1;A A_inst(.a(d),.b(e),.c(c1));assign f = c1 + 'b1;endmodule
