首页
好吧问答库
>
求助 有没有FPGA大神 懂VERILOG HDL语言 求解释每断意思
求助 有没有FPGA大神 懂VERILOG HDL语言 求解释每断意思
2024年12月04日 22:54
有3个网友回答
网友（1）：
上嫌蔽面的所有进程都春源是采芹森州用VHDL来描述的。
Verilog HDL的进程是always而不是process。
网友（2）：
是VHDL 应该是按键控制电机正反转 大体浏览了一下
网友（3）：
你这是VHDL好吧！
相关问答
最新问答
我要去制药厂的后勤部上班，后勤部主要是干什么的啊，那的工作好不好啊，累么？
我的QQ被盗了，但是我在电脑上却查不到病毒和木马，请问是怎么回事？
鲜活鲤鱼如何存放
皮，又刚好被家里狗狗舔了舔嘴巴，需要打狂犬疫苗吗
五菱之光6386A3
我的建行 网银盾 掉了 怎么办啊 可以补办么？
老婆还不起诉离婚
一个相亲男，微信聊了才三天，第一次约会见面就说谈恋爱一年就结婚，还没什么感情基础就这么说，感觉目的
昆明到会泽直达客车哪几个客运站到？
今夜无悔,夜的安慰,是什么歌的歌词
