首页
好吧问答库
>
Verilog HDL初学者，遇到一个问题，关于模块调用的
Verilog HDL初学者，遇到一个问题，关于模块调用的
2024年11月14日 13:15
有1个网友回答
网友（1）：
always语句里面是不能调用另一个模块的，其实这个问题的产生是因为你没有理解硬件中各个部分是并行执行的这个特点，你的思维方式属于软件的思维方式。
相关问答
最新问答
种植牙用的骨粉是什么材料
被银行列入黑名单的标准是什么
古代男子都有哪些发型？
魔兽3神界危机最终正式版4.6加强版隐藏英雄密码是什么？
新民主主义社会的五种经济成分及其特点
我是中国人与印尼女孩生了两个小孩现在如何办理结婚证
windows7旗舰版为什么没有 Microsoft office那些办公软件？
某班46人，其中有40人会骑车，38人会打乒乓球，35人会打羽毛球，27人会游泳，则这个班至少有几
单片机蜂鸣器不响怎么办啊
哪3所神秘又低调的大学被称为“官校”，实力强悍？
