verilog 编译错误求大神指导

2024年12月04日 22:52
有1个网友回答
网友(1):

为什么要有两个endmodule