什么是IC设计服务

2024年11月23日 06:34
有4个网友回答
网友(1):

IC设计服务分不同的服务内容:
1. 客户提芯片功能要求,外包公司给RTL源代码等soft core。
2. 客户提芯片功能要求,外包公司出gds等hard core。
3. 客户给netlist,外包公司从那开始做到tapeout。
其中还有一些细分,比如#3,有的外包公司希望做turnkey,也就是按最后芯片的出货量提成。

外包公司可大可小,你说得对,很多EDA厂商cadence synopsis好像都有,连smic这种晶圆代工厂也做design service。 但是也还是有专业做design service的。在上海,像芯原微电子和Alchip都算大的。

网友(2):

根据你的问题,你说的应该是开芯片的设计公司,主要是根据客户要求设计芯片。这种公司台湾比较多,国内也有好象不太强,而且这个费用较高,设计一个芯片少的也要一两百万,多的上千万的也有。
另外还有一种是方案设计,就是比如你想作什么电子产品把要的功能提出来,由方案公司设计。这个比较简单,方案费也就几千到几万不等。

网友(3):

茂捷半导体是一家专业从事纯模拟电路和数模混合集成电路设计的IC设计公司。公司资深研发团队将业界先进的设计技术与亚太地区的本土优势产业链相结合,服务全球市场,为客户提供高效率、低功耗、低风险、低成本、绿色化的产品方案和服务。助力于充电器、适配器、照明、锂电充电等产业的发展。

网友(4):

这是

芯鸿发(厦门)电子有限公司的标准流程

  1. 数字电路研发工具及开发软件.

步骤1.芯鸿发(厦门)电子有限公司确认逻辑功能时采用的工具是FPGA板及Altera公司Quartus工具软件及Mentor公司的ModelSim做功能仿真寻找错误

.在上述工作确认完后使用Synopsys公司推出的Design Compiler(简称DC),转出逻辑电路的连接关系及Verilog的门级连接代码.

用Synopsys公司推出的Primetime(简称PT)做静态时序分析,其目的在于寻找时序延误带来的错误及违备时序约束的错误.

步骤4.芯鸿发(厦门)电子有限公司用Cadence公司的Encounter软件完成数字电路的布局怖线版图设计(Auto Placement&Route),自动布局布线软件,用上述DC工具所转出的Verilog网表导入到Encounter软件后设置芯片怖局的物理约束,其物理约束的规则是由晶圆代工厂所提供,此一步骤完成后由仿真电路设计者及仿真电路布局者将此文件进行模数版图整合.

2芯鸿发(厦门)电子有限公司.模拟电路仿真及版图设计工具及流程

步骤1.芯鸿发(厦门)电子有限公司利用Cadence公司推出的 Virtuoso软件将原理图绘出.

步骤2.芯鸿发(厦门)电子有限公司利用Cadence公司推出的MMSIM中的ADE(Analog Design Environment)做仿真电路前仿真.

步骤3芯鸿发(厦门)电子有限公司.将已设计完的仿真电路连同已自动布局布线后的数字电路版图用Virtuoso中的Layout plus软件做数模拼接的版图设计.

步骤4.芯鸿发(厦门)电子有限公司用Mentor公司推出的Calibre公具做LVS跟DRC及用Layout plus工具做寄生参数提取后在用步骤2的ADE软件,做模数整合版图的后仿真,重复此动做直到芯片仿真结果达到规格的要求便可开掩膜进行流片动做.