altera的fpga从fifo读出时总是读不出最后一个bit的数据

2025年03月13日 05:49
有1个网友回答
网友(1):

少了一个CLK 或者数据逻辑少了一个。
仿真一下看看就知道