好吧问答库 > Quartus 2 编译 Verilog 时的“module XXXX cannot be declared more than once ” 跑马灯程序

Quartus 2 编译 Verilog 时的“module XXXX cannot be declared more than once ” 跑马灯程序

2024年11月06日 13:59
有1个网友回答
网友（1）：

因为你把两个文件都添加到文件列表里 而且led_v_dir.v里面有`include "gen_divd.v"
导致编译两次gen_divd.v
要不删掉这句 要不就只添加led_v_dir.v这一个文件（并且保证两个文件在相同目录）

相关问答
最新问答
独生子女和非独生子女到底有什么区别？
iphone信号不稳定,经常无服务
C1本可以开4.2米的载货汽车吗？用从业资格证吗？
去推拿回来的第二天，腰部有一节腰椎很痛，一按就疼，弯腰也疼，伸腰也疼。是怎么回事啊？
谁知道大邱庄申通快递的电话
周杰伦所有专辑及曲目
html如何让文字居中显示
我电动车是48V12A能装48V20A电池吗？
刚烧开的自来水可以直接喝吗？
电影小时代2顾里和宫洺在餐厅的天台上一起喝红酒的英文对话是什么意思啊？？求解！

内容全部来源于网络收集，如有侵权，请联系网站删除：QQ：24596024