首页
好吧问答库
>
Verilog HDL中声明"input[15:0]data; reg[4:0] dataout_buf; "后, "dataout_buf=data[8:5];"是什么意思
Verilog HDL中声明"input[15:0]data; reg[4:0] dataout_buf; "后, "dataout_buf=data[8:5];"是什么意思
2024年11月28日 00:32
有1个网友回答
网友（1）：
定义的dataout_buf是一个5bit的寄存器，然后把输入的16位data的第5到8位共4bit赋给buf，等于说buf的最高位为0，低4位依次为data的8位 7位 6位和5位。
相关问答
最新问答
在市场营销的专业术语里,"直销"怎么翻译的？
仿写句子：让自己的生命为别人开一朵花：一句关切的问候是一朵花，一次善意的批评是一朵花_____,_______.
真命小和尚:中小皇子是谁演的？
计算机要分专业了！（软件工程，网络工程，数字媒体，物联网工程）哪个好啊！能详细分析么？
西游记读后感1500字！急求！！！
联想sl410 284256能装win7 64位系统吗
3D电视当电脑显示器用怎么处理
求助！韩国类似AMAZON类的购物网站的网址
请问开面包店，都需要上哪些手续？分别到哪些部门申请
笨的近义词
